em 08-28-2014 04:11 PM
Estou tentando compilar um "user socket CLIP" para a placa NI PXI - 7951R que possui uma FPGA Virtex-5 LX30 da Xilinx, porém eu recebo a seguinte mensagem de erro do Compilador da NI esta mensagem está no report Xilinx.log.
diz que não foi encontrado o módulo Puma15Top.
Porém esse módulo é propriedade da NI e é automaticamente compilado pelo Compilador NI.
Ele gera automaticamente estes arquivos (Puma15Top) que são passados para o compilador da Xilinx. Os arquivos Puma15Top ficam no seguinte caminho: C:\NIFPGA\compilation\Told_F_I_CC5DC260\source_files
esse nome de pasta é automaticamente gerado pelo labview (Told_F_I_CC5DC260) para cada projeto diferente
Então eu não tenho como informar nos arquivos de CLIP o local onde está Puma15Top uma vez que o caminho é gerado automaticamente durante a compilação.
Alguém tem alguma idéia de como resolver este problema? Ou já passou por isso?
A seguir o log de erro
### XstSynthesis ###
Puma15Top
Reading design: Puma15Top.prj
=========================================================================
* HDL Compilation *
=========================================================================
Compiling vhdl file "C:/NIFPGA/jobs/Cm9xA8x_LaF6U1d/CLUC001_Conf.vhd" in Library work.
Entity <CLUC001_Conf> compiled.
Entity <CLUC001_Conf> (Architecture <behavioral>) compiled.
Compiling vhdl file "C:/NIFPGA/jobs/Cm9xA8x_LaF6U1d/CLUC001_CLIP.vhd" in Library work.
Entity <CLUC001_CLIP> compiled.
Entity <CLUC001_CLIP> (Architecture <rtl>) compiled.
Entity <CLUC001_CLIP> (Architecture <behavioral>) compiled.
ERROR:Xst:2472 - Top module <Puma15Top> was not found.
ERROR:Xst:2469 - Please specify the correct library via the -work_lib switch.
-->
Total memory usage is 149596 kilobytes
Number of errors : 2 ( 0 filtered)
Number of warnings : 0 ( 0 filtered)
Number of infos : 0 ( 0 filtered)
Process "Synthesis" failed