Pb gestion de référence FPGA dans LV RT

[Nicolas_D]

Bonjour,

J'utilise LV 2011f1 avec un compactRIO 9081.

Voici ma problématique:

J'ai un FPGA VI compilé qui permet l'acquisition ou la génération de signaux sur plusieurs cartes E/S. Dans ma boucle déterministe (pour le régulateur), je fais un appel à ce VI via le bloc "Open FPGA reference".

Par contre j'ai découpé en sous-vi les différentes acquisitions et générations de signaux. Pour pouvoir avoir accès aux différents controls, il me faut ouvrir le FPGA à chaque fois dans les sous-VI. Donc j'ai 4-5 "Open FPGA reference" dans des VI différents pointant sur la même référence de FPGA VI.

Je "ferme" la référence FPGA seulement sur le VI Père. Je ne sais pas si c'est la meilleure solution ou si je dois "ouvrir et fermer" le FPGA VI dans chaque sous-VI. 

Pour information, l'accès aux sous-VI est séquentiel. 

Merci de votre retour

Nicolas

[nathand · Accepted solution]

It would be much better to open the FPGA VI Reference only once when your code starts, then pass that reference to the subVIs.  Use the "Bind to Type Definition" feature of Open FPGA VI Reference and place the bound type definition as the reference control in your subVIs.

That said, in answer to your original question, it is best to close each reference that you open, but I'm not sure exactly what effect closing an FPGA reference has nor whether it is actually necessary here.

[Nicolas_D]

Thanks  for your response.

I try your idea by using  "Bind to type difinition" and placing some controls of typedef FPGA in SubVI.

So, I can open the FPGA, only once and pass/link all subsVI with this reference. Every controls are available and are working.

Thanks a lot.

Regards

Nicolas D