Discussions au sujet des autres produits NI
Mesure de la fréquence d'un signal dans Labview
Bonjour,
Au niveau du FPGA, vous n'obtiendrez pas l'information de fréquence directement. Vous n'avez en effet pas accès à toutes les fonctions mathématiques; vous ne pourrez faire une division que par l'intermédiaire du VI Quotien et Reste ou des divisions par un multiple de deux, en utilisant le VI Multiplier par une puissance de 2. L'idée est donc de relever le nombre d'itération de boucle entre deux front de même nature (montant ou descendant), en connaissant le temps de boucle. L'opération d'inversion est ensuite effectuée au niveau du contrôleur.
Si vous disposez du module LabVIEW FPGA 8.20, vous pourrez faire cette détection avec le VI Express Analog period measurment; il existe un exemple prévu pour des carte de la série R, Measuring Signal Period.lvproj, qui devrait constituer une bonne base pour réaliser votre mesure. Vous le trouverez dans l'outil de recherche d'exemple, dans la rubrique E/S matérielles >> Série R >> Fondamentaux FPGA >> Analyse et contrôle.
Sinon, votre démarche me semble correcte; éviter les rebond avec le Relay, puis attendre le Zero crossing (attention à ne comptabiliser qu'un sens). Reste à determiner temps écoulé entre deux "crossing".
Cordialement,
Au niveau du FPGA, vous n'obtiendrez pas l'information de fréquence directement. Vous n'avez en effet pas accès à toutes les fonctions mathématiques; vous ne pourrez faire une division que par l'intermédiaire du VI Quotien et Reste ou des divisions par un multiple de deux, en utilisant le VI Multiplier par une puissance de 2. L'idée est donc de relever le nombre d'itération de boucle entre deux front de même nature (montant ou descendant), en connaissant le temps de boucle. L'opération d'inversion est ensuite effectuée au niveau du contrôleur.
Si vous disposez du module LabVIEW FPGA 8.20, vous pourrez faire cette détection avec le VI Express Analog period measurment; il existe un exemple prévu pour des carte de la série R, Measuring Signal Period.lvproj, qui devrait constituer une bonne base pour réaliser votre mesure. Vous le trouverez dans l'outil de recherche d'exemple, dans la rubrique E/S matérielles >> Série R >> Fondamentaux FPGA >> Analyse et contrôle.
Sinon, votre démarche me semble correcte; éviter les rebond avec le Relay, puis attendre le Zero crossing (attention à ne comptabiliser qu'un sens). Reste à determiner temps écoulé entre deux "crossing".
Cordialement,
Message Edité par Mathieu R. le 12-15-2006 03:02 PM
Message Edité par Mathieu R. le 12-15-2006 03:10 PM
Effectuer une moyenne tel que vous l'indiquez me semble une bonne
méthode. La façon la plus simple de le programmer est d'accumuler la
différence de temps entre deux zero crossing 256 fois avant de fournir
le résultat de la division. Cela vous amène à ne rafraîchir la valeur
moyennée de période qu'une fois tous les 256 périodes.
D'autre part, votre acquisition peut être cadencée avec un module cRIO-9215 à un taux d'échantillonnage maximal de 100kS/s, ce qui vous impose une résolution de 10µs. Le VI Tick Count en mode µs conviendra tout à fait à mon avis. Si vous considérez 256 périodes, multipliez ensuite par 2^(-8) pour obtenir votre moyenne.
Il est bon de noter que la multiplication par une puissance de deux correspond à un décalage des bits, vers la droite dans le cas d'une division (puissance de deux négative) et que dans notre cas, les huit bits de poids faible sont tronqués, purement et simplement.
Sans le VI Relay, le diagramme pourrait ressembler à ceci:
Cordialement,
D'autre part, votre acquisition peut être cadencée avec un module cRIO-9215 à un taux d'échantillonnage maximal de 100kS/s, ce qui vous impose une résolution de 10µs. Le VI Tick Count en mode µs conviendra tout à fait à mon avis. Si vous considérez 256 périodes, multipliez ensuite par 2^(-8) pour obtenir votre moyenne.
Il est bon de noter que la multiplication par une puissance de deux correspond à un décalage des bits, vers la droite dans le cas d'une division (puissance de deux négative) et que dans notre cas, les huit bits de poids faible sont tronqués, purement et simplement.
Sans le VI Relay, le diagramme pourrait ressembler à ceci:
Cordialement,
Message Edité par Mathieu R. le 12-18-2006 10:24 AM
